全球领先的电子设计创新企业Cadence 设计系统公司 (NASDAQ: CDNS)，日前宣布其Allegro 16.6 Package Designer系统级包装(SiP)支持低端布局解决方案IC满足新一代智能手机、平板电脑、超薄笔记本电脑的需求。Allegro 16.6 Package Designer 与 Cadence SiP Layout新功能包括芯片进入腔的支持，一种新的键合线应用模式，可以提高效率，一种晶圆芯片包装(WLCSP)功能，为IC封装设计为行业提供了最全面的设计和分析解决方案。

南皇电子专注于整合中国优质电子Allegro代理商国内领先的现货资源，提供合理的行业价格、战略备货、快速交付控制Allegro芯片供应商，轻松满足您的需求Allegro芯片采购需求.（http://www.algrel.com/）

“高端与新一代IC封装设计的要求越来越高，这驱使着我们使用创新的设计工具与技术才能满足客户的需要，”Amkor产品管理部副总裁Choon Heung Lee说，“根据我们对Allegro Package Designer和Cadence SiP Allegro MicroSystems中国官网Layout我们希望测试Cadence的IC封装设计解决方案可以帮助我们解决高级封装设计日益严峻的挑战。”

Cadence已有能力通过Allegro解决小/轻消费电子产品问题IC与包装相关的挑战。Allegro 16.6解决方案支持新的数据格式，支持腔，实现功能改进，如DRC与3D支持芯片放置在腔体内。通过专注于特定的焊线工艺，可以提高全新直观的键合线应用模式。Cadence Allegro套件高效WLCSP流程，可读写更简练的GDSII数据。基于新的高级封装布线器Sigrity™技术可以大大加快包装底层互联的实现。最后，基于封装评估、模型提取、信号和功率完整性分析Sigrity技术已经集成到Allegro 16.6解决方案。这使得IC需要确认和签署的分析结果在封装设计中更容易、更快。

“小/轻消费电子产品的设计挑战继续推动Cadence开发顶级封装设计工具，”Cadence PCB与IC封装产品营销部主管Keith Felton说，“除了提供物理设计角度外，IC封装解决方案，Allegro高性能、低功耗设备也允许客户分析和检验电子产品。这些改进减少了设计时间，加快了上市速度。这些改进减少了设计时间，加快了上市速度。”

Cadence Allegro新的改进可以实现更高可预测性和高效率的设计周期。Allegro协同设计过程的改进可以加强合作、芯片和PCB设计团队可以提高系统性能，降低整体系统成本。